EC at Universidad Politécnica De Cataluna | Flashcards & Summaries

Select your language

Suggested languages for you:
Log In Start studying!

Lernmaterialien für EC an der Universidad Politécnica de Cataluna

Greife auf kostenlose Karteikarten, Zusammenfassungen, Übungsaufgaben und Altklausuren für deinen EC Kurs an der Universidad Politécnica de Cataluna zu.

TESTE DEIN WISSEN
Si el bit EXL (Exception Level) del registre Status val 1, el processador està en mode sistema i totes les excepcions resten inhibides
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
Podem desactivar les excepcions per overflow posant a 0 el bit corresponent a aquestes excepcions del camp IM del registre Status.
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
Per a una fallada de lectura, una cache d’escriptura immediata sense assignació té el mateix temps de penalització que una cache d’escriptura retardada amb
assignació.
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
La instrucció tlbwr escriu una entrada de la taula de pàgines a l’entrada del TLB que resulta d’aplicar un algorisme de reemplaçament RANDOM.
Lösung anzeigen
TESTE DEIN WISSEN
V
Lösung ausblenden
TESTE DEIN WISSEN
En una memòria cache amb política d’escriptura immediata sense assignació, un accés a la memòria cache pot implicar dos accesos a memòria principal.
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
En un sistema amb memòria virtual, la mida total d’un programa i les seves dades poden excedir la capacitat de la memòria física.
Lösung anzeigen
TESTE DEIN WISSEN
V
Lösung ausblenden
TESTE DEIN WISSEN
En un processador amb adreces de 32 bits, una cache associativa de 4 vies, d’1MB i blocs de 32 bytes, s’han de dedicar 14 bits a etiqueta (TAG), 13 a número d’entrada (conjunt) i 5 a desplaçament.
Lösung anzeigen
TESTE DEIN WISSEN
V
Lösung ausblenden
TESTE DEIN WISSEN
En les memòries cache que utilitzen escriptura immediata s’ha de posar el dirty bit a 1 només quan hi ha un encert d’escriptura.
  
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
Quan es produeix una excepció o interrupció, el bit EXL canvia per prohibir les interrupcions, indicant al mateix temps que estem en mode usuari.
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
En un sistema de paginació una fallada d’escriptura a l’espai de memòria virtual fa que ens portem la pàgina que falla de la memòria principal a l’àrea de swap, i escrivim la dada modificada tant a l’àrea
de swap com a la memòria principal.
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
En un computador que disposa de memòria virtual amb TLB sempre cal fer dos accessos a memòria principal per cada referència: un a la Taula de Pàgines I l’altre a l’adreça de la referència.
Lösung anzeigen
TESTE DEIN WISSEN
F
Lösung ausblenden
TESTE DEIN WISSEN
La traducció d’adreces virtuals a físiques en una instrucció lw pot arribar a produir fins a quatre excepcions.
Lösung anzeigen
TESTE DEIN WISSEN
V
Lösung ausblenden
  • 2817 Karteikarten
  • 666 Studierende
  • 1 Lernmaterialien

Beispielhafte Karteikarten für deinen EC Kurs an der Universidad Politécnica de Cataluna - von Kommilitonen auf StudySmarter erstellt!

Q:
Si el bit EXL (Exception Level) del registre Status val 1, el processador està en mode sistema i totes les excepcions resten inhibides
A:
F
Q:
Podem desactivar les excepcions per overflow posant a 0 el bit corresponent a aquestes excepcions del camp IM del registre Status.
A:
F
Q:
Per a una fallada de lectura, una cache d’escriptura immediata sense assignació té el mateix temps de penalització que una cache d’escriptura retardada amb
assignació.
A:
F
Q:
La instrucció tlbwr escriu una entrada de la taula de pàgines a l’entrada del TLB que resulta d’aplicar un algorisme de reemplaçament RANDOM.
A:
V
Q:
En una memòria cache amb política d’escriptura immediata sense assignació, un accés a la memòria cache pot implicar dos accesos a memòria principal.
A:
F
Mehr Karteikarten anzeigen
Q:
En un sistema amb memòria virtual, la mida total d’un programa i les seves dades poden excedir la capacitat de la memòria física.
A:
V
Q:
En un processador amb adreces de 32 bits, una cache associativa de 4 vies, d’1MB i blocs de 32 bytes, s’han de dedicar 14 bits a etiqueta (TAG), 13 a número d’entrada (conjunt) i 5 a desplaçament.
A:
V
Q:
En les memòries cache que utilitzen escriptura immediata s’ha de posar el dirty bit a 1 només quan hi ha un encert d’escriptura.
  
A:
F
Q:
Quan es produeix una excepció o interrupció, el bit EXL canvia per prohibir les interrupcions, indicant al mateix temps que estem en mode usuari.
A:
F
Q:
En un sistema de paginació una fallada d’escriptura a l’espai de memòria virtual fa que ens portem la pàgina que falla de la memòria principal a l’àrea de swap, i escrivim la dada modificada tant a l’àrea
de swap com a la memòria principal.
A:
F
Q:
En un computador que disposa de memòria virtual amb TLB sempre cal fer dos accessos a memòria principal per cada referència: un a la Taula de Pàgines I l’altre a l’adreça de la referència.
A:
F
Q:
La traducció d’adreces virtuals a físiques en una instrucció lw pot arribar a produir fins a quatre excepcions.
A:
V
EC

Erstelle und finde Lernmaterialien auf StudySmarter.

Greife kostenlos auf tausende geteilte Karteikarten, Zusammenfassungen, Altklausuren und mehr zu.

Jetzt loslegen

Das sind die beliebtesten EC Kurse im gesamten StudySmarter Universum

ECG

Queensland University of Technology

Zum Kurs
ECON

Brock University

Zum Kurs
ECC

42 FR

Zum Kurs
eco

Aix-Marseille Université

Zum Kurs

Die all-in-one Lernapp für Studierende

Greife auf Millionen geteilter Lernmaterialien der StudySmarter Community zu
Kostenlos anmelden EC
Erstelle Karteikarten und Zusammenfassungen mit den StudySmarter Tools
Kostenlos loslegen EC